去耦：去除在器件切換時從高頻器件進入到配電網絡中的RF能量。去耦電容還可以為器件供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有用。

旁路：從元件或電纜中轉移出不想要的共模RF能量。這主要是通過產生AC旁路消除無意的能量進入敏感的部分，另外還可以提供基帶濾波功能（帶寬受限）。

我們經常可以看到，在電源和地之間連接著去耦電容，它有三個方面的作用：一是作為本集成電路的蓄能電容；

二是濾除該器件產生的高頻噪聲，切斷其通過供電回路進行傳播的通路；

三是防止電源攜帶的噪聲對電路構成干擾。

在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling）電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。

在直流電源回路中，負載的變化會引起電源噪聲。例如在數字電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負載變化而產生的噪聲，是印制電路板的可靠性設計的一種常規做法，配置原則如下：

●電源輸入端跨接一個10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。

●為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內阻抗小于1Ω，而且漏電流很小（0.5uA以下）。

●對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

說到電容，各種各樣的叫法就會讓人頭暈目眩，旁路電容，去耦電容，濾波電容等等，其實無論如何稱呼，它的原理都是一樣的，即利用對交流信號呈現低阻抗的特性，這一點可以通過電容的等效阻抗公式看出來：Xcap=1/2лfC，工作頻率越高，電容值越大則電容的阻抗越小.。在電路中，如果電容起的主要作用是給交流信號提供低阻抗的通路，就稱為旁路電容；如果主要是為了增加電源和地的交流耦合，減少交流信號對電源的影響，就可以稱為去耦電容；如果用于濾波電路中，那么又可以稱為濾波電容；除此以外，對于直流電壓，電容器還可作為電路儲能，利用沖放電起到電池的作用。而實際情況中，往往電容的作用是多方面的，我們大可不必花太多的心思考慮如何定義。本文里，我們統一把這些應用于高速PCB設計中的電容都稱為旁路電容。

一般濾波是用兩個電容并聯，一個大，一個小。如0.1UF 100PF 并聯。

這樣大的可以濾除低頻，而且還可以蓄容，是電壓紋波降低而小的電容濾除高頻。起旁路作用。因為電容的特性是通高頻，阻低頻。這樣組合比較好。一般在高頻地方，都接一個小電容，起旁路作用。

電容的本質是通交流，隔直流，理論上說電源濾波用電容越大越好。但由于引線和PCB布線原因，實際上電容是電感和電容的并聯電路，（還有電容本身的電阻，有時也不可忽略）

這就引入了諧振頻率的概念：ω=1/(LC)1/2

在諧振頻率以下電容呈容性，諧振頻率以上電容呈感性。

因而一般大電容濾低頻波，小電容濾高頻波。

這也能解釋為什么同樣容值的STM封裝的電容濾波頻率比DIP封裝更高。

至于到底用多大的電容，這是一個參考，電容諧振頻率

電容值 DIP (MHz) STM (MHz)

1.0μF 2.5 5

0.1μF 8 16

0.01μF 25 50

1000pF 80 160

100 pF 250 500

10 pF 800 1.6(GHz)

不過僅僅是參考而已，用老工程師的話說——主要靠經驗。

更可靠的做法是將一大一小兩個電容并聯，一般要求相差兩個數量級以上，以獲得更大的濾波頻段。

旁路電容

旁路電容的主要功能是產生一個交流分路，從而消去進入易感區的那些不需要的能量。旁路電容一般作為高頻旁路器件來減小對電源模塊的瞬態電流需求。通常鋁電解電容和鉭電容比較適合作旁路電容，其電容值取決于PCB板上的瞬態電流需求，一般在10至470μF范圍內。若PCB板上有許多集成電路、高速開關電路和具有長引線的電源，則應選擇大容量的電容。"

去耦電容

有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地。實際上，旁路電容和去耦電容都應該盡可能放在靠近電源輸入處以幫助濾除高頻噪聲。去耦電容的取值大約是旁路電容的1/100 到1/1000。為了得到更好的EMC特性，去耦電容還應盡可能地靠近每個集成塊（IC），因為布線阻抗將減小去耦電容的效力。陶瓷電容常被用來去耦，其值決定于最快信號的上升時間和下降時間。例如，對一個 33MHz的時鐘信號，可使用4.7nF到100nF的電容；對一個100MHz時鐘信號，可使用10nF的電容。選擇去耦電容時，除了考慮電容值外，ESR值也會影響去耦能力。為了去耦，應該選擇ESR值低于1歐姆的電容。

兩者的區別：

從電路來說，總是存在驅動的源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由于電路中的電感，電阻（特別是芯片管腳上的電感，會產生反彈），這種電流相對于正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。

去藕電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。

旁路電容實際也是去藕合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10u或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。

旁路是把輸入信號中的干擾作為濾除對象，而去耦是把輸出信號的干擾作為濾除對象，防止干擾信號返回電源。這應該是他們的本質區別。

支富bao狂發10億紅包！趕快來搶！紅包可在實體門店付款時抵扣，長按復制本消息，打開最新版支付寶就能領取！vN靜輝壘捷憶M42難待

本文轉自網絡，版權歸原作者，如果您覺得不好，請聯系我們刪除！

廣告

旁路電容是把電源或者輸入信號中的交流分量的干擾作為濾除對象。

有了旁路電容，將電源5V中的交流分量——波動進行濾除。將藍色波形變成粉紅色波形。一般來說，靠近電源放置。

去耦電容是芯片的電源管腳，由于自身用電過程中信號跳變產生的電源管腳對外的波形輸出，我們用電容進行濾除。

把信號電源管腳，輸出干擾作為濾除對象，防止干擾信號返回電源。

尖峰電流的形成：

數字電路輸出高電平時從電源拉出的電流Ioh和低電平輸出時灌入的電流Iol的大小一般是不同的，即：Iol＞Ioh。以下圖的TTL與非門為例說明尖峰電流的形成：

輸出電壓如右圖（a）所示，理論上電源電流的波形如右圖（b），而實際的電源電流保險如右圖（c）。由圖（c）可以看出在輸出由低電平轉換到高電平時電源電流有一個短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類型和輸出端所接的電容負載而異。

產生尖峰電流的主要原因是：

輸出級的T3、T4管短設計內同時導通。在與非門由輸出低電平轉向高電平的過程中，輸入電壓的負跳變在T2和T3的基極回路內產生很大的反向驅動電流，由于T3的飽和深度設計得比T2大，反向驅動電流將使T2首先脫離飽和而截止。T2截止后，其集電極電位上升，使T4導通。可是此時T3還未脫離飽和，因此在極短得設計內T3和T4將同時導通，從而產生很大的ic4，使電源電流形成尖峰電流。圖中的R4正是為了限制此尖峰電流而設計。

這應該是他們的本質區別。去耦電容相當于電池，避免由于電流的突變而使電壓下降，相當于濾紋波。具體容值可以根據電流的大小、期望的紋波大小、作用時間的大小來計算。去耦電容一般都很大，對更高頻率的噪聲，基本無效。旁路電容就是針對高頻來的，也就是利用了電容的頻率阻抗特性。只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據諧振頻率一般是0.1u，0.01u等 ，而去耦合電容一般比較大，是10u或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。

旁路電容

旁路電容（bypass）是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除。

旁路電容的主要功能是產生一個交流分路，從而消去進入易感區的那些不需要的能量。旁路電容一般作為高頻旁路器件來減小對電源模塊的瞬態電流需求。 通常鋁電解電容和鉭電 容比較適合作旁路電容，其電容值取決于PCB板上的瞬態電流需求，一般在10至470μF范圍內。

去耦電容

去耦電容（decoupling）也稱退耦電容，是把芯片的電源腳的輸出的干擾作為濾除對象。去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲(電容對高頻阻抗小，將之瀉至GND)。

數字電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的噪聲電壓，會影響前級的正常工作。這就是耦合。對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。 0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以 下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。 1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。 每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用 鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μ。

案例分析：

采用去耦和不采用去耦的緩沖電路（測量結果）

為帶去耦電容器和不帶去耦電容器（C1 和C2）情況下用于驅動 R-C 負載的緩沖電路。我們注意到，在不使用去耦電容器的情況下，電路的輸出信號包含高頻 (3.8MHz) 振蕩。對于沒有去耦電容器的放大器而言，通常會出現穩定性低、瞬態響應差、啟動出現故障以及其它多種異常問題。

帶去耦合和不帶去耦合情況下的電流

電源線跡的電感將限制暫態電流。去耦電容與器件非常接近，因此電流路徑的電感很小。在暫態過程中，該電容器可在非常短的時間內向器件提供超大量的電流。未采用去耦電容的器件無法提供暫態電流，因此放大器的內部節點會下垂（通常稱為干擾）。無去耦電容的器件其內部電源干擾會導致器件工作不連續，原因是內部節點未獲得正確的偏置。

良好與糟糕 PCB 板面布局的對比

除了使用去耦電容器外，還要在去耦電容器、電源和接地端之間采取較短的低阻抗連接。將良好的去耦合板面布局與糟糕的布局進行了對比。應始終嘗試著讓去耦合連接保持較短的距離，同時避免在去耦合路徑中出現通孔，原因是通孔會增加電感。大部分產品說明書都會給出去耦合電容器的推薦值。如果沒有給出，則可以使用 0.1uF。

PCB布局時去耦電容擺放

對于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠，最外層放置容值最大的。但是，所有對該芯片去耦的電容都盡量靠近芯片。

下面的圖1就是一個擺放位置的例子。本例中的電容等級大致遵循10倍等級關系。

還有一點要注意，在放置時，最好均勻分布在芯片的四周，對每一個容值等級都要這樣。通常芯片在設計的時候就考慮到了電源和地引腳的排列位置，一般都是均勻分布在芯片的四個邊上的。因此，電壓擾動在芯片的四周都存在，去耦也必須對整個芯片所在區域均勻去耦。如果把上圖中的680pF電容都放在芯片的上部，由于存在去耦半徑問題，那么就不能對芯片下部的電壓擾動很好的去耦。

電容的安裝

在安裝電容時，要從焊盤拉出一小段引出線，然后通過過孔和電源平面連接，接地端也是同樣。這樣流經電容的電流回路為：電源平面->過孔->引出線->焊盤->電容->焊盤->引出線->過孔->地平面，圖2直觀的顯示了電流的回流路徑。

第一種方法從焊盤引出很長的引出線然后連接過孔，這會引入很大的寄生電感，一定要避免這樣做，這是最糟糕的安裝方式。

第二種方法在焊盤的兩個端點緊鄰焊盤打孔，比第一種方法路面積小得多，寄生電感也較小，可以接受。

第三種在焊盤側面打孔，進一步減小了回路面積，寄生電感比第二種更小，是比較好的方法。

第四種在焊盤兩側都打孔，和第三種方法相比，相當于電容每一端都是通過過孔的并聯接入電源平面和地平面，比第三種寄生電感更小，只要空間允許，盡量用這種方法。

最后一種方法在焊盤上直接打孔，寄生電感最小，但是焊接是可能會出現問題，是否使用要看加工能力和方式。

推薦使用第三種和第四種方法。

需要強調一點：有些工程師為了節省空間，有時讓多個電容使用公共過孔，任何情況下都不要這樣做。最好想辦法優化電容組合的設計，減少電容數量。

由于印制線越寬，電感越小，從焊盤到過孔的引出線盡量加寬，如果可能，盡量和焊盤寬度相同。這樣即使是0402封裝的電容，你也可以使用20mil寬的引出線。引出線和過孔安裝如圖4所示，注意圖中的各種尺寸。

開關電源設計（第三版）

作者：（美）普利斯曼 著，莫瑞 著

當當 廣告

購買