該文設計了一種低復雜度編碼器并對其進行了硬件實現。該編碼器針對具有準循環結構的LDPC碼,利用快速迭代編碼算法,在設計中只需簡單的循環移位以及異或操作就可實現,因此具有較低的編碼復雜度。同時針對(528,264)的QC-LDPC碼,在Xilinx公司Virtex6系列的xc6vsx130t芯片上實現了該編碼器設計,經過ISE軟件布局布線后,結果顯示編碼器只消耗了280個slices資源,而編碼吞吐量達到了147.168Mbps。另外利用時序仿真軟件Isim進行驗證,結果顯示輸出比輸入只延遲了7個時鐘,可見該算法的編碼速度比較快。