高速高密度互連封裝的電源完整性(PI)是電路設(shè)計的基礎(chǔ)課題。同時，它又牽動著信號完整性(SI)、數(shù)據(jù)完整性(DI)和電磁完整性(EMI)的優(yōu)或劣。傳統(tǒng)的電源分配系統(tǒng)(PDS)分析設(shè)計技術(shù)暴露出了不少缺陷。對此，本項目擬以印刷電路板(PCB)為主剖析對象，從PDS電荷分配與交換機(jī)理切入，提出基于電荷守恒的時域分析技術(shù)。進(jìn)一步，通過探究PDS波動與噪聲機(jī)制，揭示PI與SI/DI/EMI的互動脈絡(luò)。以非理想互連PI與SI/DI/EMI關(guān)聯(lián)建模為切入點，引領(lǐng)分析并引導(dǎo)設(shè)計。此外，本項目擬解構(gòu)高速互連封裝中PI與可靠性的多層次多變量耦合度。憑借已有電子設(shè)計自動化(EDA)的研發(fā)積累，提出對潛在不可靠因素的快速診斷和自動審查技術(shù)，實現(xiàn)部分面向可靠性的電子設(shè)計。本項目立足于PI機(jī)理及外延關(guān)聯(lián)分析，面向互連設(shè)計，具有理論及實用價值，成果可用于高速芯片、PCB及系統(tǒng)的分析與設(shè)計。

電子封裝與互連已成為現(xiàn)代電子系統(tǒng)能否成功的關(guān)鍵限制因素之一，是在系統(tǒng)設(shè)計的開始階段就必須進(jìn)行綜合設(shè)計的考慮因素。本書涉及與電子器件封裝和系統(tǒng)組裝有關(guān)的三個基本內(nèi)容：第一部分包含電子封裝的基本技術(shù)，即當(dāng)代電子封裝常用的塑料、復(fù)合材料、粘結(jié)劑、下填料與涂敷料等封裝材料，熱管理，連接器，電子封裝與組裝用的無鉛焊料和焊接技術(shù)；第二部分為電子封裝的互連技術(shù)，包含焊球陣列、芯片尺寸封裝、倒裝芯片粘結(jié)、多芯片模塊、混合微電路等各類集成電路封裝技術(shù)及剛性和撓性印制電路板技術(shù)；第三部分討論了封裝界的新熱門課題之一——高速和微波系統(tǒng)封裝。本書系統(tǒng)地反映了當(dāng)前許多新的電子封裝技術(shù)、封裝材料和封裝形式，既有許多寶貴的實踐經(jīng)驗總結(jié)又有一定的理論分析，書中給出了許多有用的產(chǎn)品實例、數(shù)據(jù)、信息和指南。 本書對從事電子器件封裝、電子系統(tǒng)組裝及相關(guān)行業(yè)的科研、生產(chǎn)、應(yīng)用及市場營銷工作者都會有較高的實用價值，適用于電子組裝和封裝各領(lǐng)域的從業(yè)人員，對相關(guān)行業(yè)的管理工作者及高等院校相關(guān)專業(yè)的師生也具有較高的參考價值。

電源完整性（Power integrity）簡稱PI，是確認(rèn)電源來源及目的端的電壓及電流是否符合需求。電源完整性在現(xiàn)今的電子產(chǎn)品中相當(dāng)重要。有幾個有關(guān)電源完整性的層面：芯片層面、芯片封裝層面、電路板層面及系統(tǒng)層面。在電路板層面的電源完整性要達(dá)到以下三個需求：

1. 使芯片引腳的電壓漣波比規(guī)格要小一些（例如電壓和1V之間的誤差小于 /-50 mV）

2. 控制接地反彈（也稱為同步切換噪聲SSN、同步切換輸出SSO）

3. 降低電磁干擾（EMI）并且維持電磁兼容性（EMC）：電源分布網(wǎng)絡(luò)（PDN）是電路板上最大型的導(dǎo)體，因此也是最容易發(fā)射及接收噪聲的天線。

《高速電路設(shè)計仿真實戰(zhàn)：信號與電源完整性》致力于用通俗易懂、有趣的語言風(fēng)格，對SIPI的基礎(chǔ)知識、PCB的層疊與阻抗、DDR與SERDES相關(guān)的設(shè)計，以及在工作中收集到的問題進(jìn)行講解，減少深奧的公式推導(dǎo)，增加感性理解，通過直觀的描述和簡單的案例介紹，讓廣大的硬件人員認(rèn)識到什么是高速設(shè)計，在高速設(shè)計中需要做好哪些事情。《高速電路設(shè)計仿真實戰(zhàn)：信號與電源完整性》深入淺出，易于理解，工程案例豐富，既適合硬件工程師、硬件相關(guān)的研究人員閱讀；也適合高速仿真及測試相關(guān)專業(yè)領(lǐng)域的工程師、PCB設(shè)計工程師、EMC工程師，以及相關(guān)專業(yè)的學(xué)生學(xué)習(xí)。